力積電的 3D WoW DRAM 技術如何縮短資料傳輸路徑？

Question

Accepted Answer

力積電 3D WoW DRAM 技術藉由實體堆疊縮短資料傳輸距離

力積電的 3D WoW (Wafer-on-Wafer) DRAM 堆疊技術，透過將記憶體晶圓與邏輯晶圓直接垂直堆疊，並在晶圓間實現高密度、短距離的連接，從根本上縮短了資料在記憶體與處理器之間的傳輸路徑。這種物理上的接近性，克服了傳統系統中資料需跨越較長電路板路徑的限制，進而顯著提升運算效率並降低能耗。
堆疊架構實現近距離高速傳輸

3D WoW 技術的核心在於將多層記憶體晶圓與邏輯晶圓進行精密的垂直堆疊，並透過先進的晶圓對晶圓鍵合 (Wafer-on-Wafer Bonding) 技術，在兩者之間形成數萬個高密度、微間距的垂直連接埠 (Through-Silicon Vias, TSVs)。與傳統的系統級封裝 (System-in-Package, SiP) 或晶片級封裝 (Chiplet-based packaging) 相比，WoW 技術的連接路徑僅限於堆疊晶圓的厚度，大幅縮短了資料的傳輸距離。例如，若傳統系統中的資料傳輸距離為數公分，3D WoW 架構下的傳輸距離可能僅縮短至數十微米，這種物理上的極致接近，直接消弭了訊號延遲和傳輸損耗。
整合式設計優化整體運算效能

這種垂直整合不僅縮短了資料傳輸路徑，更使得記憶體與邏輯晶片之間的協同工作變得更加緊密。力積電所展示的 3D AI Foundry 布局，涵蓋了 IPD (Integrated Passive Devices, 如 Si-Cap) 與 Interposer 等先進封裝零組件，這意味著在堆疊過程中，能夠更有效地整合電源傳輸、訊號調變等關鍵功能。如此一來，記憶體與邏輯單元之間的資料交換更加直接且高效，減少了資料在不同模組間的來回傳輸，進而顯著提升了 AI 運算所需的龐大資料處理速度，並在同等運算量下降低了整體系統的功耗。
實現 AI 運算瓶頸的突破

生成式 AI 與高效能運算 (HPC) 的快速發展，對記憶體頻寬與功耗提出了前所未有的挑戰，即所謂的「Memory Wall」問題。力積電透過 3D WoW DRAM 與邏輯晶片整合的技術，直接針對此痛點進行了突破。藉由將記憶體堆疊在邏輯晶片之上，資料傳輸的物理距離大幅縮減，使得記憶體頻寬的限制得到緩解，同時也降低了因長距離傳輸所產生的電阻損耗與功耗。這為開發更大規模的 AI 模型，以及更複雜的 HPC 應用，提供了更具可行性的硬體基礎。

閱讀紀錄

隱藏 →

此記錄會在頁面關閉後消失

力積電的 3D WoW DRAM 技術如何縮短資料傳輸路徑？

Loading

你覺得這篇文章有幫助嗎？

有幫助

沒幫助

回報問題

1

0

0

分享給好友