台積電2030年導入High NA EUV，對先進製程有何關鍵改變？

Question

Accepted Answer

台積電導入High NA EUV將是先進製程生產力與成本效益的結構性躍升

台積電自2030年起導入艾司摩爾（ASML）的High NA EUV技術，並將微影光罩尺寸從現行的6吋擴大至12吋，此舉將對先進製程的生產力、成本結構以及技術演進產生關鍵性的改變，預示著半導體製造將進入一個新的紀元。
12吋光罩的導入將大幅提升單片晶圓的產出與良率

此次技術升級的核心之一，在於將微影光罩尺寸從現有的6吋放大至12吋。此舉的直接效益是顯著提升單次曝光能產生的晶圓面積。過去，High NA EUV的曝光過程可能需要拼接兩張6吋光罩才能完成，這種拼接操作不僅增加了複雜性，也可能引入對齊誤差，進而影響良率。改用12吋光罩後，單張光罩即可覆蓋更大的面積，消除了拼接的需求，直接提升了生產效率，並有望降低因拼接問題導致的良率損失。預期這將使晶圓廠的整體生產力得到顯著提升，為滿足日益增長的高階晶片需求奠定基礎。
成本效益的優化與先進解決方案的普及化

微影光罩尺寸的擴大與High NA EUV技術的導入，預期將帶來更佳的成本效益。透過提升單張光罩的產出面積，可以更有效地利用設備資源，降低單位晶圓的製造成本。艾司摩爾總裁暨執行長Christophe Fouquet指出，初期會沿用現有的6吋光罩，隨後導入12吋光罩以進一步提升設備生產力，這顯示了逐步推進的策略，旨在最大化設備的效益。台積電董事長暨總裁魏哲家也強調，透過匯聚產業價值鏈的專業能力，期許透過持續創新來降低先進解決方案的門檻，讓其得以大規模普及。這意味著，High NA EUV技術的推進不僅是技術層面的突破，更是為了讓更先進、更複雜的晶片設計，如AI應用所需的日益複雜的電晶體架構，能夠以更具經濟效益的方式實現量產。
為未來更複雜的晶片架構鋪平道路

隨著人工智慧（AI）等應用對算力的需求不斷提升，晶片架構也日益複雜，需要更多層次的光罩曝光來完成。High NA EUV技術的引入，特別是配合12吋光罩的升級，將能更有效地應對這種趨勢。艾司摩爾與台積電計劃在2031年之前建立12吋光罩試產線，並為2033年12吋High NA微影系統導入先進製程量產鋪路，這顯示了長遠的佈局。更高的解析度與更佳的生產力，將使得在微縮製程的極限下，設計出更精密的電晶體結構成為可能，進一步推動半導體技術的演進。

閱讀紀錄

隱藏 →

此記錄會在頁面關閉後消失

台積電2030年導入High NA EUV，對先進製程有何關鍵改變？

Loading

你覺得這篇文章有幫助嗎？

有幫助

沒幫助

回報問題

11

0

0

分享給好友