憶阻器編程精度提升至4位元，對AI推理準確度影響為何？

Question

Accepted Answer

憶阻器編程精度提升至等效 4 位元，能顯著提升 AI 推理模型的準確度，使其逼近傳統 4 位元軟體模型的效能

SK 海力士聯手 TetraMem 和南加州大學所發表的憶阻器 (memristor) 存內計算 (IMC) SoC 晶片，透過雙子陣列補償技術將憶阻器原本約 2 位元的編程精度，成功提升至等效 4 位元。在實際應用中，以 MobileNetV1Small 模型進行端對端推理測試，此項技術達到了 80.36% 的準確率，與傳統採用 4 位元精度的軟體模型相比，已能達到相當的準確度水準。這意味著在邊緣運算設備上，即使硬體本身的編程精度有限，也能透過更精準的資料編碼與解碼機制，有效恢復或接近軟體模型的表現，為功耗敏感的 AI 應用開闢了新的可能性。
憶阻器技術的挑戰與突破

憶阻器作為一種非揮發性記憶體元件，其儲存與計算的潛力備受關注，尤其是在實現存內計算 (In-Memory Computing, IMC) 方面，有望大幅降低傳統馮紐曼架構中數據搬移帶來的功耗與延遲。然而，憶阻器在編程精度上長期面臨挑戰，通常僅能達到 2 位元的編程水準，這限制了其在複雜 AI 模型推理中的表現。此次 SK 海力士團隊採用的雙子陣列補償技術，是克服此瓶頸的關鍵。該技術透過一種特殊的陣列結構與補償演算法，能夠有效地將低位元的編程精度「擴展」或「模擬」成更高位元的表現，從而彌補了憶阻器本身在精度上的先天不足，使其能夠支援更精細的運算需求，進而提升 AI 推理的準確性。
邊緣 AI 功耗革命的潛在影響

儘管這款基於憶阻器的 SoC 晶片在算力上（最高 2.54 TOPS）尚不足以滿足如微軟 Copilot+ 平台等高階應用的需求，但其在能效上的突破卻是顯而易見的。在 100MHz 下可達到 21.3 TOPS/W 的能效表現，即使在高達 400MHz 下，仍保有 11.9 TOPS/W，這數字比輝達 A100 在 INT8 模式下的表現高出一個數量級。對於功耗極度敏感的穿戴式裝置、物聯網設備，以及其他需要長時間電池續航的邊緣 AI 應用而言，IMC 架構透過繞開數據在記憶體與處理器之間頻繁搬移的瓶頸，能夠大幅降低整體功耗。此次將憶阻器編程精度提升至等效 4 位元，更是為這些低功耗、高準確度需求的邊緣 AI 應用，提供了一個極具潛力的技術路徑，預示著邊緣 AI 設備在功耗效率上的革命性進展。

閱讀紀錄

隱藏 →

此記錄會在頁面關閉後消失

憶阻器編程精度提升至4位元，對AI推理準確度影響為何？

Loading

你覺得這篇文章有幫助嗎？

有幫助

沒幫助

回報問題

1

0

0

分享給好友