新一代大光罩技術預計將如何提升High-NA EUV系統的生產效率？

Question

Accepted Answer

新一代大光罩技術將藉由擴大單次曝光面積，顯著提升 High-NA EUV 系統的生產效率

ASML 正與 Intel、台積電、三星電子及 Nvidia 等關鍵客戶合作，開發更大尺寸的光罩技術，此舉旨在克服現有 High-NA EUV 微影設備在製造超大型 AI 處理器時的面積限制，預計將使系統的生產效率（產能）提升約 40%。
擴大光罩尺寸是突破面積瓶頸的關鍵

現行標準 EUV 設備的曝光面積上限約為 800 平方毫米，這已接近 Nvidia 和 Google 等公司設計的頂級晶片物理極限。儘管下一代 High-NA EUV 微影技術能實現更精細的製程線寬，但其使用的光罩尺寸較小，反而限制了單次曝光可製造的晶片最大面積。為了產出與現今最大型資料中心晶片同等大小的晶片，ASML 正積極研發 12 吋等更大尺寸的光罩，以擴大單次曝光的涵蓋範圍。ASML 技術長 Marco Pieters 指出，成功導入此項技術升級後，預期能使整體系統的生產效率提升約 40%，這意味著在相同的時間內，能夠產出更多面積更大的晶片。
預計時程與產業導入現況

ASML 規劃於 2031 年展示大光罩技術的試產線，並在 2033 年達到量產準備。目前，各晶圓代工與記憶體大廠對 High-NA EUV 的導入進度不一。Intel 在此技術的應用上進展最快，已於 2024 年在美國奧勒岡州裝設全球首部商用 High-NA EUV 系統，並利用該技術製造部分基於 Intel 18A 製程的處理器。台積電則預計從 2030 年開始，在先進製程的量產中導入 High-NA 技術。記憶體領域，三星電子目標在 2028 年前將 High-NA EUV 應用於 DRAM 記憶體晶片的量產；SK 海力士也正評估參與此項大光罩計畫，並設定相同的 2028 年導入時程。

閱讀紀錄

隱藏 →

此記錄會在頁面關閉後消失

新一代大光罩技術預計將如何提升High-NA EUV系統的生產效率？

Loading

你覺得這篇文章有幫助嗎？

有幫助

沒幫助

回報問題

1

0

0

分享給好友