AI 晶片需求強勁，為何先進封裝形式從 CoWoS 走向 CoPoS、SoIC 扮演重要角色？

Question

Accepted Answer

AI 晶片先進封裝趨勢由 CoWoS 轉向 CoPoS、SoIC，是為了解決更高密度、更高效能的封裝需求

先進封裝技術正經歷一場結構性轉變，從現有的 CoWoS（Chip-on-Wafer-on-Substrate）逐步演進至 CoPoS（Chip-on-Package-on-Substrate）與 SoIC（System-in-Package）等新興形式，這背後的核心驅動力在於 AI 晶片對更高封裝密度、更強運算效能以及更佳散熱能力的嚴苛要求。CoWoS 雖然已是業界成熟的先進封裝技術，但面對 AI 晶片中日益增加的運算單元（如 CPU、GPU、NPU）以及龐大的記憶體需求，其單一基板的整合密度已漸趨飽和，難以完全滿足未來晶片設計的複雜度與效能躍升。
CoPoS 與 SoIC 提供更靈活的異質整合架構

CoPoS 技術透過在封裝基板上預先整合多個小晶片，再將其與其他晶片堆疊，提供了比 CoWoS 更高的設計彈性與整合密度。這使得不同種類的晶片，例如運算晶片、記憶體晶片，甚至 I/O 晶片，能以更優化的方式進行組合，進而提升整體運算效能與電源效率。而 SoIC 則進一步將系統級的元件整合至單一封裝中，這能大幅縮短晶片間的訊號傳輸路徑，降低延遲，同時減少封裝體積，對於追求極致效能與小型化的 AI 應用至關重要。這些新興技術的演進，正是為了因應 AI 晶片在訓練與推論過程中，對於高頻寬記憶體（HBM）需求爆炸性成長，以及需要更緊密互連來加速數據傳輸的挑戰。
產能擴張與供應鏈外溢加速新技術導入時程

為了滿足 AI 晶片對先進封裝的龐大需求，晶圓代工龍頭台積電正積極擴充 CoWoS 月產能，預計今年將從 7.5 萬片大幅提升至 13.5 萬片，並規劃至 2027 年成長至 22 萬片。同時，這種需求的外溢效應也帶動了封測廠的產能擴張，例如日月光投控今年 CoWoS 月產能已達 1.5 萬片，並計劃明年倍增至 3 萬片。然而，當單一封裝形式的產能擴張面臨瓶頸，或客戶的設計需求超出單一技術的負荷時，便會促使供應鏈加速導入其他技術。例如，外資預估設備廠弘塑今年將受惠於 CoWoS 與 WMCM（Wafer-level Chip Scale Package）的雙重擴產，設備出貨量預計將達 200 至 250 台，營收年增 18%，顯示出整體產業鏈正朝多元化的先進封裝解決方案發展，以確保 AI 晶片的供應無虞，並推動技術的持續演進。

閱讀紀錄

隱藏 →

此記錄會在頁面關閉後消失

AI 晶片需求強勁，為何先進封裝形式從 CoWoS 走向 CoPoS、SoIC 扮演重要角色？

Loading

你覺得這篇文章有幫助嗎？

有幫助

沒幫助

回報問題

1

0

0

分享給好友