CoPoS 技術如何解決 AI 加速器 die size 變大所衍生的翹曲問題與提升產能利用率？

Question

Accepted Answer

CoPoS 技術如何解決 AI 加速器 Die Size 變大衍生的問題

CoPoS（Chiplet on Panel Substrate）技術的出現，主要為了解決 AI 加速器晶片尺寸（die size）不斷增大所衍生的問題，特別是在晶片翹曲和產能利用率方面。CoPoS 可視為 CoWoS（Chip-on-Wafer-on-Substrate）與 FOPLP（Fan-Out Panel Level Packaging）的結合。傳統的 FOPLP 技術雖已存在，但未採用中介層，而 CoPoS 則將 CoWoS 的矽中介層改為玻璃面板，以方形面板取代傳統的圓形矽中介層，從而解決了 AI 訊號高速傳輸的需求。
CoPoS 的兩大優勢：解決翹曲與提升產能利用率

CoPoS 技術主要有兩大優勢。首先，它可以有效解決晶片翹曲問題。隨著 AI 加速器晶片尺寸不斷增大，傳統封裝方式容易導致晶片變形，影響效能與可靠性。CoPoS 採用玻璃面板作為中介層，有助於維持晶片的平整度。其次，CoPoS 能顯著提升產能與面積利用率。傳統的圓形晶圓在切割方形晶片時，會產生許多邊角料，造成浪費。而 CoPoS 使用方形面板，可以更有效地利用材料，提高晶圓利用率，從而降低成本。
CoPoS 的未來發展與供應鏈

台積電預計在 2027 年開始與客戶進行 CoPoS 的試產，初期可能應用於 Feymann、TPU v9 等世代的 AI 加速器晶片。這些晶片將從 Dual-die 設計升級為 4GPU 合一的大型加速器晶片，預計採用 310 x 310mm 的玻璃面板，並朝 515 x 510mm 的規格發展。此外，CoPoS 的載板材料選擇也更多元，除了現有的 ABF、BT 等材料，還可採用玻璃、金屬或高分子材料，以獲得更佳的熱膨脹係數。這種多樣性有助於結合微通道晶片散熱、浸沒式散熱等技術，進一步提升散熱效果。在供應鏈方面，力成、日月光投控等 OSAT 廠商正積極布局 CoPoS 技術。同時，鈦昇、志聖、均華、倍利、印能科技、由田、天虹等台灣設備整合廠商也有望受惠於 CoPoS 的發展，在面板切割、雷射相關設備、AOI、除泡防翹等關鍵製程設備領域取得進展。

閱讀紀錄

隱藏 →

此記錄會在頁面關閉後消失

CoPoS 技術如何解決 AI 加速器 die size 變大所衍生的翹曲問題與提升產能利用率？

Loading

你覺得這篇文章有幫助嗎？

有幫助

沒幫助

回報問題

1

0

0

分享給好友